当前位置 >>  首页 >> 综合信息 >> 头条新闻

头条新闻

微电子所在新型垂直纳米环栅器件研究中取得突破性进展

稿件来源:先导中心 朱慧珑 尹晓艮 崔冬萌 发布时间:2019-12-09

      垂直纳米环栅晶体管是集成电路2纳米及以下技术代的主要候选器件,但其在提高器件性能和可制造性等方面面临着众多挑战。在2018年底举办的国际集成电路会议IEDM上,来自IMECRyckaert博士1将垂直纳米器件的栅极长度及沟道与栅极相对位置的控制列为关键挑战之一。 

      微电子所先导中心朱慧珑研究员及其课题组从2016年起针对相关基础器件和关键工艺开展了系统研究,提出并实现了世界上首个具有自对准栅极的叠层垂直纳米环栅晶体管(Vertical Sandwich Gate-All-Around FETsVSAFETs),获得多项中、美发明专利授权,研究成果近日发表在国际微电子器件领域的顶级期刊《IEEE Electron Device Letters》上(DOI: 10.1109/LED.2019.2954537)。 

      朱慧珑课题组系统地研发了一种原子层选择性刻蚀锗硅的方法,结合多层外延生长技术将此方法用于锗硅/硅超晶格叠层的选择性刻蚀,从而精确地控制纳米晶体管沟道尺寸和有效栅长;首次研发出了垂直纳米环栅晶体管的自对准高k金属栅后栅工艺;其集成工艺与主流先进CMOS制程兼容。课题组最终制造出了栅长60纳米,纳米片厚度20纳米的pVSAFET。原型器件的SSDIBL和电流开关比(Ion/Ioff)分别为86mV/dec40mV1.8x105 

  该项目部分得到中国科学院集成电路创新研究院项目(Y7YC01X001)的资助。 

 

 

  左上:STEM顶视图,用原子层选择性刻蚀锗硅的方法制作的直径为10纳米的纳米线(左)和厚度为23纳米的纳米片(右) 

  右上:具有自对准高k金属栅的叠层垂直纳米环栅晶体管(VSAFETs)TEM 截面图(左)及HKMG局部放大图(右) 

  下: pVSAFETs器件的结构和I-V特性:器件结构示意图(左),转移特性曲线(中)和输出特性曲线(右)


References: 

  1. J. Ryckaert, "3D integration for density and functionality," in 2018 IEEE International Electron Devices Meeting (IEDM), short course, San Francisco, USA, 2018. 

附件:
网站地图 盈丰国际博彩 博彩赌博新闻989 博彩赌博新闻989
太阳城亚洲备用网址 申博开户deyinxiang 申博电子娱乐 申博138网
满堂彩大全 99彩票北京时时彩 新濠锋娱乐 bbin视讯线上娱乐登入
多多博彩开奖换算规律 博彩瑞博国际权威 博彩群英阁四码中特 玩博彩
乐透乐博彩伦谈 中国有博彩吗 博彩网数字三 申博现金直营网
198XTD.COM 588xsb.com 777sbib.com 157ib.com uk138.com
777sbib.com 166TGP.COM 1117118.COM 195PT.COM 1115117.COM
388BBIN.COM 66sbmsc.com XSB878.COM DC593.COM 414sun.com
1112898.COM S618R.COM 22sbib.com 517XTD.COM ib48.com